发布时间：2023-11-07 18:54来源：www.sf1369.com作者：宇宇
IC编程语谈缓言
1。脚本语言
2。HDL
3。HVL
补充：一般用verilog HDL，也有含弯模用VHDL的，但后者用闹禅的较少
IC 集成电路 IC IC,即集成电路是采用半导体制作工艺,在一块较小的...设计主要以人工为主, ICCAD 系统仅作为数据处理和图形编程之 用
一般用verilog HDL，也有用VHDL的，但后者用的较少
IC设计就是电路设计，与程序设计没有直接关系！当然，在复杂一点的集成电路里，一般都会有MCU在上面运行程序乱败，这时电路设计就与程序设计哗哪颤相关上了。程序设计的语言有很多，一般MCU都有自己的汇编语言，也可用C进缓绝行
IC包括前端后后端，大部分人做的前端设计。用的典型设计语言有VHDL、VerilogHDL和SystemVerilog。这几种硬件描述语言和C语言的语法类似，好宴但是要考虑配清后期的流片。编写硬件描述语言时，需要考虑到可综合的编码风格。IC设计中还需要了解的有FPG验证、DC、PT等等，需要学的很多，总之，想往IC设计发展，需要下很大的功友卖银夫的……
对于初旦吵野学者，一般碰宽是用汇编语言。它可以精确的控制芯片各个引脚的电平情况，但它的代码较长，不适合做大型的开发。大型系统的开发一般用C语言，模喊
但C语言占用的存储空间较大。
一般好兄是用汇编语言。它可以精确的控制芯片各个引脚伏袜答的电平情况
soiseek网站是缺慧一个搜索IC的专业网站
这方面的书有很多的，当然刚入门的话可能学学着吃力，但是投机取巧肯定是学不好的。再说难学待遇才高些。
IC分数字模拟，不知道并如你说哪种，我就说说数字的吧。
1、如何设计的话你需要看一下介绍IC设计流程的书，很多的，一两句话肯定说不清楚的。
2、软件开发的语言要用到的。需要matlab进行算法验证，需要c语言进行测试，需要c++编写测试界面，需要perl语仔辩言进行文件管理，需要tcl编念蔽缺写综合脚本等等，用到的很多。但是我觉得没必要都学的，因为在一个小组里面进行明确分工的，不可能让你一个人啥都干，那样得累死。并且啥都学可能啥都学不精，做不了项目。
关于FPGA和CPLD:
1.CPLD早出来,是基于乘积式的
FPGA晚出来,是基于查表式的,
就是说内部结构不一样
2.乘积式对于每次输入都很勤劳的算一遍
查表式根据输入查找对应的结果,是很偷懒的一种
查表式对应的结果哪里来?
就是由EDA软件来算的,最后将得到的结果配置到FPGA里.
由此可以理解为FPGA就是一个RAM
3.既然是RAM,FPGA就需要配置芯片(譬如FLASH),CPLD不要
4.FPGA门电路数量通常比CPLD多
5.CPLD内部延时固定,FPGA内部延时不固定(在几ns之间变化)
6.如果漏做用于实现组合逻辑,多用CPLD;
用于实现时序逻辑,多用FPGA
当然都用FPGA也可以,不过两者各有各自发挥的皮租优势(价格,功耗等方面)
总之,两者各有各自发挥的优势和适用的场合.虽然硬件结构不同,但是对于编程者来说开发语言却是可以相同的,下面说下开发语言:
关于VHDL和verilog:
1.VHDL和verilog综合出来效果是不太一样的, 但是对于一般用户没什么区别
2.verilog的语法比较灵活(有点像C语言),适合设计规模比较小的系统
3.VHDL语法相对来说比较严格燃搜兆,适合比较设计规模比较大的系统
4.国内,欧美用verilog比较多,日本据说用VHDL比较多
我推荐学verilog,比VHDL语法灵活,更容易上手.
FPGA主要适用时序性设计,CPLD主要是逻辑组合,初学就学CPLD吧，语言初学当然是用VHDL了
学过VHDL，正在使用Verilog。
个人认为：如果从前学过C的话，建议使用Verilog，那样上手很快的。
VHDL：虽然有句话“VHDL是一唤孙扒个4亿美元的错误”，但其实VHDL的优点也恰恰就在于语法比较规范。
另外，VHDL对门级，电路级底层描述不行。同样和昌Verilog对高层次的描述不行。大概就是这些。凯数
FPGA 更灵活,学习IC必须需要钻研的东西，做时序上比较强。
CPLD 主要是组合逻辑比较强
VHDL是当年美国国防部搞出来的，很严谨，但缺乏灵活性。就中国的大环境来说，用verilog应该比丛枯VHDL的多。
不管用哪个，学要语言，多做实验，积累工程顷猛经验才是王道。
谢谢雀郑桥
都行，熟练一个就成。
最好两个都能读懂